척척학사의 공부노트입니다!
틀린 부분이 굉장히 많을 수 있으며
오류의 정정 및 조언을 해주신다면 정말 감사하겠습니다!
2주차 강의 번역 및 정리 내용입니다.
2주차. Doping and PN junction Formation
1. Effects of Doping
이번 강의에서는 1주차 강의에서 배웠던 순수 실리콘에 다른 원소를 도핑했을때 발생하는 현상에 대해 집중적으로 다뤘다. 그 내용으로는 도핑으로 인한 캐리어 밀도 변화, 도핑으로 인한 밴드 갭 사이의 dopant state의 발생, 전도대, 가전자대에 존재하는 캐리어들의 반응(생성과 재결합) 및 열평형 상태의 정의, 마지막으로 도핑에 따른 페르미 레벨의 변화 등이 있다.
순수 실리콘에 3족 혹은 5족 원소를 주입하여 일부 실리콘을 대체함으로써 도핑이 이루어진다. 5족 원소의 한 종류인 인(Phosphorus) 혹은 비소(Arsenic)이 도핑에 주로 활용된다. 다른 5족 원소들은 실리콘을 대체하기에는 크기가 적절하지 않아 도핑에 활용되기는 적절치 않다. 5족 원소가 도핑에 활용되는 경우, 5족 원소가 한 개의 여분의 전자를 제공하고 이 과정을 통해서 전자를 제공한 5족 원소는 양성을 띈다. 이렇게 제공된 전자는 공유결합을 형성할 수 없어 가전자대에 존재할 수 없기 때문에 강제로 전도대로 올라가게 된다. 이렇게 5족 원소는 전자를 제공하기 때문에 도너(donor)라고 불린다. 그리고 5족 원소가 도핑된 반도체를 n형 반도체라 부른다.
이와 비슷한 원리로 3족 원소가 도핑되었을 경우는 공유결합이 형성될 전자가 한 개가 부족하게 된다. 이에 따라 가전자대에 빈 공간, 정공이 한개 형성되고 외부로 부터 전자가 들어올 경우 공유 결합을 형성할 수 있게 된다. 이에 활용되는 원소로는 대표적으로 붕소(Boron)이 있고 5족 원소와 다르게 양성을 띄는 정공으로 인해 원자는 음성을 띈다. 이렇게 전자를 받아들일 수 있는 특징으로 인해 3족 원소는 억셉터(acceptor)라고 불리며 이를 통해 도핑된 반도체를 p형 반도체라 부른다.
이렇게 도핑되었을때 나타나는 현상을 에너지 밴드에서 확인해 보자. 먼저 n형 반도체, 인이 도핑된 경우이다. 앞서 설명했듯이 인이 도핑됨으로써 전도대에 여분의 전자가 존재하게 된다. 이와 동시에 인 원자는 양성을 띄게 되는데 이 둘로 인력으로 인하여 전자가 원자, 즉 가전자대에 좀 더 가까이 존재할 수 있게 된다. 이는 순수 실리콘과는 다르게 몇몇 전자가 밴드 갭 사이에 존재할 수 있게 만들어 준다. 이를 우리는 도너 에너지 레벨, E_D로 표현한다.
이와 비슷하게 p형 반도체, 붕소가 도핑된 경우 정공이 만들어진다. 그 결과 붕소 원자는 음성을 띄게 되고 붕소 주변의 전자들이 척력을 띄게 되면서 밴드 갭 사이에 억셉터 에너지 레벨, E_A가 형성된다. 이는 도너 원소가 도핑됬을 경우 전도대인지 가전자대인지에 해당하는, 발생하는 위치를 제외하곤 같은 원리이다.
추가적으로 단위 ㎤당 실리콘 원자의 수는 10^22 정도이며 도핑하는 원자의 수는 보통 10^15 ~ 10^20 개 정도이다. 이 이상의 도핑은 실리콘의 용해도에 의해 제한되기 때문에 불가능 하다. 또한 너무 많은 도핑이 추가되면, 실리콘의 성질 자체를 잃어버리기 때문에 최대치가 존재할 수 밖에 없다. 그리고 실리콘 원자의 1% 미만에 해당하는, 너무 적은 도핑은 도핑의 영향이 미비히다.
이러한 현상을 전체 실리콘의 관점에서 바라보았을 때, n형 반도체의 경우 전도대에 약간의 홈이 파져있는 것으로 이해할 수 있다. 이는 절대 영도의 경우 도핑으로 인해 발생하는 전자가 존재하는 위치라고 이해할 수 있다. 또한 도너 레벨과 전도대 레벨의 차이가 굉장히 미비하기 때문에 상온에서는 전도대로 올라오기 굉장히 쉽다. 그리고 전도대에서 전자가 이동하던 중 이 홈에 빠져도 손 쉽게 올라오게 된다. 따라서 도핑으로 인해 형성된 전자(캐리어)를 전부 전도대에 존재한다라고 가정할 수 있다.
p형 반도체에서도 같은 현상이 발생한다. 가전자대의 위쪽 방향으로 몇몇 홈들이 존재하지만 상온에서는 정공들의 움직임에 영향을 주지 않는다. 정확하게는 정공의 움직임이 전자의 움직임이기 때문에 전자가 빠져도 그 차이가 미비하여 가전자대로 다시 돌아오게 된다.
추가적으로 n형 반도체의 경우 전자가 정공에 비해 수가 많기 때문에 전자를 majority carrier, 정공을 minority carrier라고 부른다. 같은 이유로 p형 반도체에서는 그 반대가 된다.
그렇다면 도너와 억셉터를 같은 실리콘에 동시에 도핑을 한다면 어떠한 결과가 나타날까? 똑같이 도너와 억셉터에서 각각 전자와 정공이 형성(generation)된다. 이후 전도대에 있는 전자가 억셉터에 의한 정공쪽으로 인력으로 인해 이동하게 된다. 이 후 이 둘은 서로 결합(recombination)이 되게 된다. 그리고 원자의 구성으로도 도너는 양성을 억셉터는 음성을 띄기 때문에 이 둘로 인해 전체 시스템은 도핑이 되지 않은 순수 실리콘과 마찬가지인 중성을 띄게 된다. 이를 통해 동시에 도핑되는 경우는 서로의 영향을 상쇄해 버리는 결과를 얻게 된다고 볼 수 있다.
도핑이 되어 한 종류의 캐리어 수가 순간적으로 증가한 후에 열 평형 상태가 되었을 경우를 생각해보자. 10^15개의 원소가 도핑된 n형 반도체를 예시로 든다면, 초기에는 정공은 재결합하기 위한 전자를 쉽게 찾을 수 있기 때문에 재결합 비율이 증가한다. 이러한 과정 속에서 꾸준하게 전자들은 형성(generation)하기 때문에 결과적으로 전자의 수는 일정하게 유지된다. 따라서 정공의 수는 줄어들고, 전자의 수는 유지된다.
이후 시간이 흐른 뒤, 캐리어 수의 변화가 없는 평형 상태에 도달하며 이 상태에서 전자의 수를 n, 정공의 수를 p라고 표현한다. 또한 이 둘의 곱(np)이 순수 반도체의 캐리어 수(ni)의 제곱과 같다.
이를 이용해 도핑량과 캐리어 수의 상관 관계를 알 수 있다. 실리콘에 N_D만큼 도핑되었다고 가정해보자. 또한 p개 만큼 정공이 물질에서 형성되었다. 이를 통해 구한 첫번째 식은 정공의 수 p (순수 실리콘에서 p와 n은 같기 때문에)와 도핑으로 생성된 전자의 수 N_D를 합친 전체 전자의 수에 대한 공식이다. 이를 평형 상태의 캐리어 수 공식에 대입한다면, 전자의 수는 도핑된 원소의 수와 같다는 결론을 얻을 수 있다. 또한 majority carrier의 수 뿐만 아니라 minortiy carrier의 수까지 계산하는데 활용할 수 있다.
도핑은 실리콘의 캐리어 수 뿐만 아니라 전자가 상태(state)에 존재하는 확률도 바꾼다. 전도대에 추가적인 전자가 존재하는 상황을 고려해 보았을 때, 당연하게도 전도대에 전자가 발견된 확률이 증가한다. 이를 위 이미지를 보면 쉽게 이해가 가능하다. 이에 따라 전자가 존재하는 확률이 1/2인 페르미 레벨이 n형 반도체에서는 전도대에서 전자가 발견된 확률이 상대적으로 높기때문에 밴드 갭의 중앙이 아닌 더 위쪽에 존재하게 된다. 하지만 그 개형은 일정하게 유지된다. 이러한 변화로 인해 새로운 페르미 레벨 E_F가 형성되고 기존의 페르미 레벨(순수 실리콘)은 E_i가 된다.
이에 따른 페르미 레벨의 위치를 구해보자. 이전 1주차 강의에서 세웠던 상태 밀도 함수를 적분하여 정의내린 Nc를 활용할 예정이다. 이에 따른 공식은 좌측의 이미지와 같으며 각각 페르미-디락 분포 함수, 볼츠만 분포 함수를 활용했을 떄 구한 예시이다.
위 공식을 다음과 같이 정리할 수 있으며, 앞서 설명한 내용과 같이 도핑한 양을 통해 캐리어의 수를 알고 있기 때문에 구하지 못한 유일한 변수는 E_C - E_F 뿐이다. 하지만 Nc, E_F를 활용하기 보다는 일반적으로 ni, E_i를 활용하는 식으로 변형하여 식을 활용한다. 그 이유는 전도대 뿐아니라 가전자대에서도 활용하기에 적절한 변수이기 때문이다. 이에 따라 변형된 식은 아래 이미지를 통해서 알 수 있다. 이를 통해 최종적으로 페르미 레벨 위치를 구할 수 있다. 강의에서는 공식이 성립되어가는 과정에 대해서도 설명하였으나 본 포스트에서는 생략하도록 하겠다.
위 식은 앞으로 가장 많이 활용될 공식 중 하나이기 때문에 익혀두고 있는 것이 굉장히 좋다. 또한 도핑 외에도 온도에 대해서 페르미 레벨은 영향을 받는다. 앞서 배운 내용과 같이 절대 영도에 있는 경우 캐리어가 존재하는 영역은 0, 1로 구분되기도 한다. 이에 절대 영도, 상온, 고온 3가지 경우의 수를 나누어 페르미 레벨의 위치를 생각해보자.
먼저 절대 영도일 경우 E_D에 전자가 반드시 존재하기 때문에 페르미 레벨은 그 위에 존재한다. 그러나 온도가 점점 높아짐에 따라 가전자대에 있는 전자들이 에너지를 얻어 전도대로 올라가면서 전도대의 캐리어 수가 증가하게 된다. 이에 따라 Ec의 전자(캐리어) 수가 증가하기 때문에 자연스럽게 E_F도 아래로 내려오게 된다. 이를 이해한다면 페르미 레벨의 위치에 대해서는 완벽히 이해했다고 볼 수 있다.
마지막으로 앞서 활용했던 수조를 현재 상황에 대입해보자. 전자가 많은 n형 반도체에서는 공기 부분의 캐리어가 늘어나 박스(밴드 갭)을 아래로 밀어내는 형상을 띄고 있다 생각할 수 있다. 이와 반대로 p형 반도체에서는 정공이 늘어나 박스를 위쪽으로 밀어내고 있다고 이해한다면 이에 따른 페르미 레벨의 움직임도 쉽게 받아드릴 수 있다. 여기까지가 도핑의 영향이며 다음 강의부터는 PN Junction에 대한 강의가 이어진다.